Tone Burst Converter 取り扱い説明書

[1]	$\subset \mathcal{O}$ Tone Burst Converter	の特徴	 1
[2]	動作の説明		 1
[3]	実動作の波形		 2
[4]	実装基板写真		 4
[5]	回路図		 5
[6]	プログラミング		 $6 \sim 12$

[7] Windows 10 に ISE14.7 をインストール ----- 12

23, May, 2016 Akatsuki Electronic Work & Study Corp. http://www.akatsuki-lab.co.jp/

- 【1】この Tone Burst Converter の特徴
 - ・ 基板の寸法が 50 x 90mm で 10Hz~100KHz の TONE をバースト変換できます。
 - ・ バースト(通過)する信号のダイナミックレンジは -5V ~ +5V と広いです。
 - ・ JTAG 端子をコネクタで出しておりますので、書込器があれば、別途提供いたしますソー スコード(VHDL)を変更して、バースト周期数と無信号周期数を変更することができます。

【2】 動作の説明

下図の図 1) は、Burst 周期数が 8 で、無信号(OFF)周期数が 24 の場合で、図 2) は、Burst 周期数が 3 で、無信号(OFF)周期数が 5 の場合です。 図中の上の波形は入力信号、下の波形 は出力信号です。



出荷時の設定は 図 1)の Burst 周期数:8、無信号(OFF)周期数:24 となっており、これら

の周期数を変更するには、別途お渡しいたします ソースコード(VHDL)の定数を変更するこ とで可能です(【6】プログラミング:参照)。 現在の設定は・・・ constant DAN : integer := 8; -- Burst number 通過させるサイクル数

constant DBN : integer := 24; -- Off number 通過させないサイクル数 ・・・となっています。

【3】実動作の波形

各周波数に対する入力信号、コントロール波形および出力信号の様子を下図に示します。 これらは全て Burst 周期数:8、無信号(OFF)周期数:24 のものです。 画面の信号名は上から順に、入力信号・アナログ制御信号・出力信号・トリガ信号 とな っています



図 3) 入力信号 16Hz

図 4) 入力信号 1600Hz



図 5) 入力信号 16KHz

図 6) 入力信号 160KHz



図 7) 入力信号 1600Hz の時の バースト立ち上がり部の拡大



図 8) 入力信号 1600Hz の時の バースト立ち下がり部の拡大

バースト開始点と終了点を拡大して測定した様子を示します。

【 4 】実装基板写真

下図が実装した基板の写真です。



図 9) 実装基板

- ・ CN-IN から入力信号を入れます。CN-OUT から出力信号を取り出します。
- ・ CN-PWR から電源を供給します。電圧は 5V で、1PIN がプラスです。
- ・ CN-PROG は CPLD をプログラムするための JTAG 信号が出ています。
- ・ VR1 は入力信号からクロック(トリガ)を取り出すときのバイアスを変更します。
- ・ VR2 は出力信号のレベルを調整します。
- ・ L1(LED)は、入力信号にトリガ が掛かったときに点灯します。
- ・ S-SW1(スライド SW)は、左側が全信号通過を指定し、右側で Burst を指定します。

電源の電圧や極性を間違えると故障いたしますので御留意ください。 JTAGの信号名(TCK,TDO,TDI,TMS,GND)については、回路図をご参照ください。

【5】回路図

図 10) Tone Burst Converter の回路図



【6】プログラミング

提供させていただいている ToneBurst12.vhd と ToneBurst12.ucf ファイルを準備してくだ さい。Xilinx 社の ISE を起動して、メニューの File – New Project... をクリックします。



この ISE のバージョンは 10.1 で説明しますが、バージョンは違ってもほぼ同様な操作で作 業できると思います。

New Project Wizard - Create New Project		×
Enter a name and location for the project <u>P</u> roject name: Test	Project <u>l</u> ocation C:¥Temp¥Test	
Select the type of top-level source for the project <u>T</u> op-level source type: HDL		~
More Info	< <u>B</u> ack Next >	Cancel

Project location にプロジェクトを置く場所を指定し(任意です)、次に Project name を入力 します。ここでは、Test とします。 すると Project location の後ろに Test が入ります。 つまり、ホルダ名が Project名と同じになることに注意して、たとえばこれを ToneBurst12 と する事もできますが、ここでは Test のままで続けます。 Next > をクリックします。

Property Name	Value	
Product Category	All	`
Family	XC9500 CPLDs	`
Device	XC9536	`
Package	PC44	`
Speed	-15	`
Top-Level Source Type	HDL	·
Synthesis Tool	XST (VHDL/Verilog)	~
Simulator	ISE Simulator (VHDL/Verilog)	~
Preferred Language		~
Enable Enhanced Design Summ	nary	
Enable Message Filtering		
Display Incremental Messages		

デバイスを上記の様に選択し Next > をクリックします。

ss New	Project Wizard - Create New Source					Х
Create	a new source			Г		
1	Source File	Туре			New <u>S</u> ource… <u>R</u> emove	
Creating Project V comman	a new source to add to the project is op Wizard. Additional sources can be created d.	ntional. Only o d and added to	ne new source o the project by	an be created w using the [«] Proje	ith the New ct->New Sourc	e″
Existing	sources can be added on the next page.					
<u>M</u> ore I	info		< <u>B</u> ack	<u>N</u> ext >	Cancel	1

ここではソースを新しく制作しませんから、そのまま Next > をクリックします。

	Copy to Project	Add <u>S</u> ource
		Remove

New Project Wizard -	Project Summary			×
Project Navigator will o	reate a new project with the	following specifications:		
Project:				^
Project Name	: Test			
Project Path	1: C:\Temp\Test			
Top Level So	ource Type: HDL			
Device:				
Device Fami	y: XC9500 CPLDs			
Device:	xc9536			
Package:	PC44			
Speed:	-15			
Synthesis To	ol: XST (VHDL/Veri)	log)		
Simulator:	SE Simulator (VHDL)	/Verilog)		
Preferred La	anguage: VHDL			
Enhanced Dea	ign Summary: enable	ed		
Message Filt	ering: disabled			~
		< <u>B</u> ack	Einish	Cancel

確認です。良ければ Finish をクリックします。

📧 Xilinx - ISE - C:¥Temp¥Test¥Test.ise
File Edit View Project Source Process Window Help
🗅 🖻 🗐 🦆 🎗 🖻 🔓 🗙 🕫 🔎 🕗 🗩 🗩 🗶 🗶 🔊
Sources X
Sources for: Implementation
New Source Add Source Add Copy of Source Toggle Paths Properties
Sources Tiles Snapshots The Libraries
Processes ×
Processes for: xc9536-15PC44

Source 窓の Xc9536-15PC44 を右クリックして Add Source... をクリックします。

ise Xi	ilinx - ISE - O	C:¥Temp¥Test¥Test.ise						
File E	dit View	Project Source Process	Window Help)				
Source	🌶 🖥 🗿	19 X B G X	لا الام (کا ×	₽₽XX₽ 2 >	4 8 0 D	🄑 😽 🦓 TS	T <u>I</u>	^t 📝 🔽
Source	es for: Impl	ementation	\sim					
	Test xc9536-15F	°C44						
	🎫 Add E	xisting Sources						×
	$\leftarrow \rightarrow$	🗸 🛧 📙 א בארב א	ל ♦ Windows 7	(C:) > Temp > Test >		✓ ^さ Testの検索		Q
	整理 ▼	新しいフォルダー					!≡ ▼ □□	?
		MSOCache		^ 名前	^	更新日時	種類	ť
∎t \$ Sou		MySQL		Test xdb		2016/05/18 21:15	ファイル フォルダー	
Proces		NVIDIA		ToneBurst12.ucf		2016/04/20 12:14	UCF ファイル	
Proces		OneDriveTemp		🐼 ToneBurst12.vhd		2016/05/17 13:26	VHD ファイル	
		PerfLogs						
÷. 🏄		PIC_Src						
		Program Files						
		ProgramData						
		sdk						
		SOTEC						
		SX						
		SysLogs						
		Temp						
	[Test		v <				>
		 ファイル名(N)	"ToneBurst12.v	/hd" "ToneBurst12.ucf"		✓ Sources(*,+)	txt *.vhd *.vhdl *.v キャンセ	* ~ IV

新しくできている「Test」ホルダに準備している ToneBurst12.vhd と ToneBurst12.ucf ファ

イルを入れて、この2つのファイルを選択(Ctrl を押したままそれぞれのファイルをクリック) して「開く」をクリックします。

ISE - C:¥Temp¥Test¥Test.ise							
File Edit View Project Source Pro	cess Window Help						
D 🖻 🖥 🕼 💫 🛯 🍇 🖻 🛱 🗙 🛤 🔎 🔛 🖓 🗩 🗩 🗩 🖉 🕅 🖓 🗭 🗩 🔛 💭 🖉 🖗 🕅							
Sources	×						
Sources for: Implementation	Adding Source Files	×	<				
∰xc9536-15PC44	The following allows you to project, and allows you to successfully added to the	to see the status of the source files being added to the specify the Design View association for sources which are project.					
	Design Unit	Association]				
	🐼 ToneBurst12ucf						
	😘 ToneBurst12ucf Implementation						
	🕜 ToneBurst12.vhd						
	🔚 ToneBurst12 RTL	All					
Cources Tiles 👸 Snapshot Processes							
Processes for: xc9536-15PC44							
Add Existing Source							
Create New Source			1				
Brazin Utilities		OK Cancel Help					

上図の確認画面が出てOKをクリックすると・・・

Xilinx - ISE - C:¥Temp¥Test¥Test.ise - [ToneBurst12.v	d]
强 File Edit View Project Source Process Window	Help
🗋 🖻 🗑 🕼 👗 👗 🔓 🗶 🛤 🚱 🗌) 🖉 🖉 📜 🔽 👔 😡 🖓 📯 💭 🖾 🖉 🖉 🕼 🖉 🖉
Sources Sources X Sources for: Implementation Test Sources ToneBurst12 - RTL (ToneBurst12.vhd)	<pre>1</pre>
Sources Files Snapshots Libraries	<pre>13 Port (CLK, MODE_SW : in std_logic; 14 LED_SOUT, TST_OUT, ACONT : out std_logic); 15 end ToneBurst12;</pre>
Processes for: ToneBurst12 - RTL - Add Existing Source - Create New Source - Design Utilities - Second Source - Second S	16 17 architecture RTL of ToneBurst12 is 18 constant DAN : integer := 8; Burst number 通過させるサイクル数 19 constant DBN : integer := 24; Off number 通過させないサイクル数 20 signal CNT : integer range 0 to 1000 := 0; Signal counter 21 signal SFLG : std_logic := '1'; Flag 22 begin 23 24 process(CLK, MODE_SW, SFLG)

プロジェクトにファイルが取り込まれます。ToneBurst12 – RTL(ToneBurst12.vhd) をダブ ルクリックすると、右側にそのソースのエディタが出ます。 バーストサイクル数と無信号サイクル数を変更するには・・・

constant DAN : integer := 8;-- Burst number 通過させるサイクル数constant DBN : integer := 24;-- Off number 通過させないサイクル数・・・この数値を書き換えます。



メニューの Process – Implement Top Module を実行するか右上の朱角のマークをクリック すると Implement 動作が始まります。

🚾 Xilinx - ISE - C:¥Temp¥Test¥Test.ise - [C:¥Temp¥Test¥	ToneBurst12_html¥fit¥ap	pletref.htm]	
🛐 File Edit View Project Source Process Window	/ Help		
🗅 🖻 🖥 🕼 🐇 🖓 🛍 🗶 🗠 🕬 🕬 🛛) PPXXP	2 🔊 🔁	3 🗆 🗅 🥬 😽 🕅
Sources X			
Sources for: Implementation			
		CPLE) Reports
E C9536-15PC44			
IoneBurst12 - RTL (ToneBurst12,vnd)		Fitter Report	Timing Report
Toneburs(12ucl (Toneburs(12ucl))	Fitter Report		
	Summary		
	Errors/Warnings		
	Logic		Design Na
	Inputs		Fitting Stat
Carrow C. Films . Carrowheats C. Librarian	Function Blocks		Titting Stat
Sources Files components Cubraries	Equations		Software V
Processes X	Pin List		Device Use
Processes for: ToneBurst12 - RTL	Compiler Options		D (
Add Existing Source	Text Report		Date
Create New Source	Help		
🕀 🎾 Design Utilities			
😟 💯 User Constraints			
E COImplement Design			Macrocells Used
	Equation		14/36 (39%)
	Display Style		
Configure Target Device			
Ontional Implementation Tools			Signal Type
		Inpu	ut

上図のように Processes 窓の Implement Design のチェックが全て緑となれば成功です。 これでホルダ内には ToneBurst12.jed (書き込み用)ファイルができていますから、これを書 込器から指定して書き込めばOKです。



上図は、書き込み時のセッティングの例です。

【7】Windows 10 に ISE14.7 をインストール

Windows10 で ISE 14.7 を動作させるには、以下のリンクに詳しい解説があります。 http://www.haljion.net/index.php/2013-04-12-08-15-44/82-2015-03-26-06-32-38/fpga-cpld/369-window s10-ise-webpack

日本語でここまでの詳しい解説はそうはありません。情報の提供、ありがとうございます! OS が 64 ビットでの解説です、32 ビットの場合は、ホルダ名"nt64"を"nt"に読み替えれば良いよ うです。このバージョンでは従来のプロジェクトを読み込むと拡張子が、.ise から.xise に変 更されます。

また、ISIM が起動しない・・・については下記リンクを参考にしてください。 <u>http://openit.kek.jp/training/2014/fpga/docs/Windows8_trouble.pdf</u>・・・ありがとうございます。

提供致していますソースによる移植は、ほぼ上記で解説した手順でプロジェクトを制作すること が確認できました。